DERWENT-ACC-NO:

2000-153000

DERWENT-WEEK:

200014

TITLE:

COPYRIGHT 2006 DERWENT INFORMATION LTD

Bump electrode formation method for mounting

semiconductor chip on circuit board used in electronic device - involves removing predefined portion of plating resist layer by laser irradiation and forming bump in plating resist layer removed portion by electrolytic

PATENT-ASSIGNEE: SONY CORP[SONY]

PRIORITY-DATA: 1998JP-0170184 (June 17, 1998)

PATENT-FAMILY:

PUB-NO JP 2000012726 A PUB-DATE

January 14, 2000

LANGUAGE

PAGES

MAIN-IPC H01L

N/A 006

023/12

APPLICATION-DATA:

PUB-NO JP2000012726A

APPL-DESCRIPTOR N/A

APPL-NO 1998JP-0170184 APPL-DATE June 17, 1998

INT-CL (IPC): H01L021/60, H05K003/24 H01L023/12 ,

ABSTRACTED-PUB-NO: JP2000012726A

BASIC-ABSTRACT:

NOVELTY - Circuit pattern (2) is formed on the surface of plating resist layer (3) formed on the surface of circuit board (1). Laser is irradiated on portion of the resist layer, and bump (5) is formed on the irradiated portion by electrolytic plating and then remaining the resist layer is removed. USE - For forming bump electrode for mounting semiconductor chip on circuit board used in electronic device. ADVANTAGE - Due to the formation of bump electrode on circuit board, during

semiconductor mounting highly precise mask is not required. DESCRIPTION OF DRAWING(S) - The figure shows the bump electrode formation on circuit board for semiconductor mounting. (1) Circuit board; (2) Circuit pattern; (3) Resist layer; (5) Bump.

CHOSEN-DRAWING: Dwg.1/4

TITLE-TERMS: BUMP ELECTRODE FORMATION METHOD MOUNT SEMICONDUCTOR CHIP CIRCUIT BOARD ELECTRONIC DEVICE REMOVE PREDEFINED PORTION PLATE RESIST LAYER LASER IRRADIATE FORMING BUMP PLATE RESIST LAYER REMOVE PORTION ELECTROLYTIC PLATE

DERWENT-CLASS: U11 V04

EPI-CODES: U11-D01; U11-E01; V04-R03A;

SECONDARY-ACC-NO:

Non-CPI Secondary Accession Numbers: N2000-113983

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-12726 (P2000-12726A)

(43)公開日 平成12年1月14日(2000.1.14)

(51) Int.Cl.7		識別記号	FI			テーマコード(参考)
H01L		0.0	H 0.1 L	23/12	L	4M105
	21/60	3 1 1		21/60	311S	5 E 3 4 3
H05K	3/24	•	H05K	3/24	D.	

審査請求 未請求 請求項の数6 OL (全 6 頁


		番堂開水 木開水 開氷項の数6 〇L (全 6 貝)
(21)出願番号	特顧平10-170184	(71) 出顧人 000002185
(22)出顧日	平成10年6月17日(1998.6.17)	ソニー株式会社 東京都品川区北品川6丁目7番35号
		(72)発明者 西谷 祐司
•		東京都品川区北品川6丁目7番35号 ソニ 一株式会社内
		(74)代理人 100096806
· .	.	弁理士 岡▲崎▼ 信太郎 (外1名) Fターム(参考) 4M105 AA02 AA04 AA17 AA18 AA19 CC12
		5E343 AA02 AA17 AA18 AA23 BB09
		BB23 BB24 BB44 BB48 BB61 BB71 CC61 DD33 ER12 ER60
	•	FF16 CC08 CC11

(54) 【発明の名称】 半導体実装用基板における突起電極形成方法

(57)【要約】

【課題】 フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる半導体実装用基板における突起電極形成方法を提供すること。

【解決手段】 回路パターン2が形成された回路基板1の半導体搭載面の全面にメッキレジスト層3を形成するメッキレジスト層形成工程と、半導体素子と接合される回路パターン2上のメッキレジスト層3をレーザーにて除去する第1メッキレジスト除去工程と、レーザーにて除去された部分に、メッキレジスト層3と同じ厚み、あるいはそれ以下の厚みの電解メッキを施す電解メッキ形成工程と、すべてのメッキレジスト層3を除去する第2メッキレジスト除去工程と、を有する。



【特許請求の範囲】

【請求項1】 半導体実装用の基板に突起電極を形成す る形成方法において、

回路パターンが形成された回路基板の半導体搭載面の全 面にメッキレジスト層を形成するメッキレジスト層形成 工程と、

半導体素子と接合される回路パターン上のメッキレジス ト層をレーザーにて除去する第1メッキレジスト除去工 程と、

レーザーにて除去された部分に、メッキレジスト層と同 じ厚み、あるいはそれ以下の厚みの電解メッキを施す電 解メッキ形成工程と、

すべてのメッキレジストを除去する第2メッキレジスト 除去工程と、を有する半導体実装用基板における突起電 極形成方法。

【請求項2】 回路パターンおよび突起電極が銅からな り、突起電極の表面にニッケルおよび金メッキを施す請 求項1に記載の半導体実装用基板における突起電極形成 方法。

【請求項3】 回路パターンおよび突起電極が銅からな 20 り、突起電極の表面に、ニッケルおよびパラジウムメッ キを施す請求項1に記載の半導体実装用基板における突 起電極形成方法。

【請求項4】 半導体実装用の基板に突起電極を形成す る形成方法において、

回路パターンが形成された回路基板の半導体搭載面の全 面にメッキレジスト層を形成するメッキレジスト層形成

半導体素子と接合される回路パターン上のメッキレジス ト層をレーザーにて除去する第1メッキレジスト除去工 30 程と、

メッキレジスト層が形成された面にメッキレジスト層以 下の厚みの無電解メッキを施す無電解メッキ形成工程 と、

すべてのメッキレジスト層を除去する第2メッキレジス ト除去工程と、を有する半導体実装用基板における突起 電極形成方法。

【請求項5】 回路パターンおよび突起電極が銅からな り、突起電極の表面に、ニッケルおよび金メッキを施す 請求項4に記載の半導体実装用基板における突起電極形 40 成方法。

【請求項6】 回路パターンおよび突起電極が銅からな り、突起電極の表面に、ニッケルおよびパラジウムメッ キを施す請求項4に記載の半導体実装用基板における突 起電極形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体チップの回 路面を回路基板に対向させてボンディングを行う、いわ 起電極形成方法に関するものである。

[0002]

【従来の技術】近年の電子機器の軽薄短小化、多機能化 に伴い、半導体チップを高密度に実装する必要性が高ま っている。このようなニーズに対して、半導体チップを 直接回路基板にフェースダウンでボンディングするフリ ップチップ実装が注目されている。フリップチップ実装 においては、半導体チップあるいは回路基板の接続端子 に対してバンプと呼ばれる接続用の突起電極を形成する のが一般的である。

【0003】従来、回路基板上にバンプを形成するに は、たとえば図4に示すように、回路基板1、回路パタ ーン2の上に厚膜ガラスペースト膜7を設け(図4 (A))、この上にフォトレジスト8を塗布し (図4 (B))、さらにマスク9用いて露光(図4(C))、現像 してフォトレジスト上のバンプ形成位置に開口部10を 設け (図4 (D))、その後厚膜ガラスペースト膜7をエ ッチングすることによって形成した開口部11にバンプ 5を形成している (図4 (E)~(G)) (特開昭59-

[0004]

111338号公報参照)。

【発明が解決しようとする課題】しかし、近年の200 μm以下の狭ピッチで形成された回路パターン2の上 に、このような方法によりバンプラを形成するために は、非常に高価な高精度のマスク9が必要であったり、 露光の際に、フォトレジスト8とマスク9がしっかりと 密着するように、フォトレジスト8の表面を平滑にする 必要がある。さらに、狭ピッチでバンプ5を形成するた めには、ガラスペースト膜7を非常に小さい径で精度良 くエッチングする必要があるが、エッチング液を、小さ い径の穴の中に精度よく回り込ませるのは非常に困難で あり、従来技術による狭ピッチでの回路基板上へのバン プ5の形成は実現が困難であった。

【0005】そこで本発明は上記課題を解消し、フェー スダウン実装工法により、半導体チップを回路基板に実 装するような場合に必要な突起電極の形成に際して、狭 ピッチにおいても高精度のマスクや実現が困難なプロセ スを必要とすることなく、突起電極を回路基板上の電極 パターン上に精度よく形成することができる半導体実装 用基板における突起電極形成方法を提供することを目的 としている。

[0006]

【課題を解決するための手段】上記目的は、本発明にあ っては、半導体実装用の基板に突起電極を形成する形成 方法において、回路パターンが形成された回路基板の半 導体搭載面の全面にメッキレジスト層を形成するメッキ レジスト層形成工程と、半導体素子と接合される回路パ ターン上のメッキレジスト層をレーザーにて除去する第 1メッキレジスト除去工程と、レーザーにて除去された ゆるフェースダウン実装工法における回路基板上への突 50 部分に、メッキレジスト層と同じ厚み、あるいはそれ以

下の厚みの電解メッキを施す電解メッキ形成工程と、す べてのメッキレジスト層を除去する第2メッキレジスト 除去工程と、を有する半導体実装用基板における突起電 極形成方法により、達成される。

【0007】本発明において、メッキレジスト層形成工 程では、回路パターンを形成された回路基板の半導体搭 載面の全面にメッキレジスト層を形成する。 第1メッキ レジスト除去工程では、半導体素子と接合される回路パ ターン上のメッキレジスト層をレーザーにて除去する。 電解メッキ形成工程では、レーザーにて除去された部分 10 に、メッキレジスト層と同じあるいはそれ以下の厚みの 電解メッキを施す。 第2メッキレジスト除去工程では、 すべてのメッキレジスト層を除去する。このようにする ことで、電解メッキからなる突起電極をレーザーを用い ることにより狭ピッチの回路パターン上においても高精 度の治具や実現が困難なプロセスを必要とすることなく 精度よく突起電極を形成することができる。

【0008】本発明において、好ましくは回路パターン および突起電極が銅からなり、突起電極の表面にニッケ ルおよび金メッキを施す。これにより、銅からなる突起 電極の表面に酸化膜が形成されるのを防いで、電気的な 接続不良をなくすことができる。

【0009】本発明において、好ましくは回路パターン および突起電極が銅からなり、突起電極の表面に、ニッ ケルおよびパラジウムメッキを施す。これにより、銅か らなる突起電極の表面に酸化膜が形成されるのを防い で、電気的な接続不良をなくすことができる。

【0010】上記目的は、本発明にあっては、半導体実 装用の基板に突起電極を形成する形成方法において、回 路パターンが形成された回路基板の半導体搭載面の全面 30 にメッキレジスト層を形成するメッキレジスト層形成工 程と、半導体素子と接合される回路パターン上のメッキ レジスト層をレーザーにて除去する第1メッキレジスト 除去工程と、メッキレジスト層が形成された面にメッキ レジスト層以下の厚みの無電解メッキを施す無電解メッ キ形成工程と、すべてのメッキレジスト層を除去する第 2メッキレジスト除去工程と、を有する半導体実装用基 板における突起電極形成方法により、達成される。

【0011】本発明において、メッキレジスト層形成工 程では、回路パターンが形成された回路基板の半導体搭 40 載面の全面にメッキレジスト層を形成する。第1メッキ レジスト除去工程では、半導体素子と接合される回路バ ターン上のメッキレジスト層をレーザーにて除去する。 無電解メッキ形成工程では、メッキレジスト層が形成さ れた面にメッキレジスト層以下の厚みの無電解メッキを 施す。 第2メッキレジスト除去工程では、すべてのメッ キレジスト層を除去する。これにより、無電解メッキか らなる突起電極を形成することができる。すなわち、狭 ピッチの回路パターン上においても、高精度の治具や実

起電極を形成することができる。

【0012】本発明において、好ましくは回路パターン および突起電極が銅からなり、突起電極の表面に、ニッ ケルおよび金メッキを施す。これにより、銅からなる突 起電極の表面に酸化膜が形成されるのを防いで、電気的 な接続不良をなくすことができる。

【0013】本発明において、好ましくは回路パターン および突起電極が銅からなり、突起電極の表面に、ニッ ケルおよびパラジウムメッキを施す。これにより、銅か らなる突起電極の表面に酸化膜が形成されるのを防い で、電気的な接続不良をなくすことができる。 [0014]

【発明の実施の形態】以下、本発明の好適な実施の形態 を添付図面に基づいて詳細に説明する。なお、以下に述 べる実施の形態は、本発明の好適な具体例であるから、 技術的に好ましい種々の限定が付されているが、本発明 の範囲は、以下の説明において特に本発明を限定する旨 の記載がない限り、これらの形態に限られるものではな 14

【0015】図1は、本発明のバンプ形成方法を説明す る工程を示している。図1 (A)のように、回路パター ン2が形成された回路基板1とその回路パターン2の上 には、メッキレジスト層3を形成する。回路パターン1 は、銅が一般的であり、回路基板1はガラスエポキシ基 板、セラミック基板、あるいはポリイミド基板などであ

【0016】次に、図1 (B) のようにレーザー穴明け 装置LUが発生するレーザー光しを用いて、回路パター ン2の電極パターン部のメッキレジスト層の部分を除去 して、メッキレジスト層3には開口部4が形成される。 レーザー光しを使用することによって、マスクなどの治 具を必要としないため、単にレーザー光しを照射するだ けの、簡単なプロセスで開口部4を形成することができ る。ここで、レーザーは、たとえばCO2 レーザーを使 用すると、回路パターン2を除去せずに、メッキレジス ト層3の部分のみを選択的に除去することが容易であり 本プロセスに適している。他の形式のレーザーも、レー ザー発振の条件を調整することによって使用することが 可能である。

【0017】開口部4が形成された後に、図1 (C) の ように、電解メッキにより、開口部4内の電極パターン 部2Aを成長させ、バンプ (突起電極) 5を形成する。 電解メッキは銅メッキを一般的に使用するが、他の金属 メッキを用いても実現することができる。また、メッキ の厚みは、メッキレジスト層3の厚みと同じか、それ以 下にすることによって、形状の均一なバンプ5を形成す ることができる。 更に、 図1 (D) のように、 残ってい るメッキレジスト層3をすべて除去することより、バン プ5を有する回路基板1が形成される。また、バンプ5 現が困難なプロセスを必要とすることなく、精度よく突 50 を、電解網メッキで形成した場合には、バンプ表面は酸

化膜が形成されやすく、フェースダウン実装において、電気的に接続不良を起こす場合があるため、そのような場合には、ニッケルおよび金メッキ、あるいはニッケルおよびパラジウムメッキをバンプ5の形成後に行うと良い。

【0018】次に、無電解メッキによる本発明の実施の 形態を以下に説明する。図2は、無電解メッキを使用し た本発明の突起電極の形成方法を説明する工程を示して いる。前述した電解メッキによる突起電極の形成方法と 同様に、図2(A)のように回路基板1上にメッキレジ 10 スト層3を全面的に形成する。図2(B)のようにレー ザー穴明け装置LUのレーザー光Lによって、電極パタ ーン部2のメッキレジスト層3の部分を除去して開口部 4を形成する。

【0019】次に、図2 (C)のように、回路基板1の 半導体搭載面の全面に、無電解メッキ6を施す。 開口部 4内には、無電解メッキのバンプ5Aが形成されると同 時に、メッキレジスト層3上にも無電解メッキ層6が形 成される。無電解メッキは銅メッキを一般的に使用する が、他の金属メッキを用いても実現することができる。 20 また、後述するメッキレジストを全て除去する工程にお いて、無電解メッキ層6が除去できるように、メッキの 厚みは、メッキレジスト層3の厚み以下にする。更に、 メッキレジスト層3を除去することにより、無電解メッ キ層6もすべて除去されて、バンプ5Aを有する回路基 板として形成される。また、前述した電解銅メッキでバ ンプラを形成した場合と同様の理由で、ニッケルおよび 金メッキ、あるいはニッケルおよびパラジウムメッキを バンプ形成後に行うことがある。つまりバンプ5Aを、 電解銅メッキで形成した場合には、バンプ表面は酸化膜 30 が形成されやすく、フェースダウン実装において、電気 的に接続不良を起こす場合があるため、そのような場合 には、ニッケルおよび金メッキ、あるいはニッケルおよ。 びパラジウムメッキをバンプ5Aの形成後に行うと良 · k1.

【0020】図3は、本実施例の回路基板の回路パターン上に形成されたバンプの斜視図である。電解メッキ、あるいは無電解メッキによるバンプラ,5Aが、回路パターン2上の電極パターン部2Aに形成されている。バンプラ,5Aの直径aは、図1(B)および図2(B)の工程においてのレーザー光しの発振条件でいろいろな値にすることができる。適当なレーザー光の条件を設定することにより、バンプラ,5Aの直径aは、50μmあるいはそれ以下にすることができる。よって、回路パターン2の電極パターン部2Aのピッチbが、たとえば60μmという非常に狭い値であったとしても、バンプラ,5Aの直径aを50μm以下にすることによって、バンプラ,5Aを形成することが可能である。また、バンプラ,5Aの高さcは、バンプラ,5Aをメッキレジスト成しているために、バラツキが少なく、メッキレジスト

の厚みおよびメッキ条件により、任意に形成することが できるため、非常に高精度のバンプ5,5Aの形成が可能である。

【0021】以上の説明から明らかなように、本発明の 実施の形態によれば、レーザー(レーザー光)を使用す ることによって、マスクなどの治具を必要としない簡単 なプロセスで、狭ピッチに対応したバンプを回路基板の 回路パターン上の電極パターン部に形成することが可能 である。また、メッキ法を使用することによって、バン プの高さが自由に設定でき、かつ、高さのバラッキの少 ない高精度のバンプ形成が可能である。 さらに、回路パ ターンおよびメッキが銅である場合には、バンプ形成後 にニッケルおよび金メッキ、あるいはニッケルおよびパ ラジウムメッキを施すことによって、フェースダウンボ ンディング時の電気的な接続不良を防ぐことができる。 レーザーとメッキ法を用いることにより、従来困難であ った狭ピッチの電極パターン上においても、簡単なプロ セスで、精度よくバンプを形成することが可能である。 【0022】本発明では、フェースダウン実装工法によ り、半導体チップを回路基板に実装するために必要なバ ンプの形成に際して、狭ピッチにおいても高精度のマス クや実現が困難なプロセスを必要とすることなく、バン プを回路基板上の電極パターン上に精度良く形成するこ とができる。本発明のバンプ形成方法によって、狭ピッ チの回路パターン上においても、高精度の治具や実現が 困難なプロセスを必要とすることなく、精度良くバンプ を形成することができる。

[0023]

【発明の効果】以上説明したように、本発明によれば、フェースダウン実装工法により、半導体チップを回路基板に実装するような場合に必要な突起電極の形成に際して、狭ピッチにおいても高精度のマスクや実現が困難なプロセスを必要とすることなく、突起電極を回路基板上の電極パターン上に精度よく形成することができる。 【図面の簡単な説明】

【図1】本発明の半導体実装用基板における突起電極形成方法の好ましい実施の形態を示す図。

【図2】本発明の半導体実装用基板における突起電極形成方法の別の実施の形態を示す図。

【図3】図1あるいは図2で得られる半導体実装用基板上における突起電極の一例を示す斜視図。

【図4】従来の突起電極の形成例を示す図。 【符号の説明】


7


ク、10・・・フォトレジストに形成された開口部、


・・・厚膜ガラスペーストに形成された開口部

【図2】

(A) タッキレジスト層 の形成工程 リーザー光 L メッキレジストの 除去工程







【図4】

